

Cognome e Nome	
Matricola	
Data	8 Settembre 2004

Prova Scritta di Elettronica Digitale


8 Settembre 2004

Sia $V_{DD}=2.5V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.4 [V]	-0.4 [V]
β'	500 [$\mu A/V^2$]	200 [$\mu A/V^2$]
C_{ox}	14 [fF/ μm^2]	14 [fF/ μm^2]
C_{j0}	7 [fF/ μm^2]	7 [fF/ μm^2]
L_{MIN}	0.25 [μm]	0.25 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$.

La figura illustra un circuito in cui un Gate CMOS pilota direttamente una interconnessione di tipo RC. Per la interconnessione si possono assumere una resistenza per unità di lunghezza $r=1.0[Ohm/\mu m]$ ed una capacità per unità di lunghezza $c=1.4[fF/\mu m]$. La lunghezza della linea è $L_{en}=200\mu m$. Come indicato anche in figura la capacità di carico C_O a valle della linea è molto minore della capacità della linea C_{int} .



- 1) (8 Punti). Con riferimento ai parametri indicati nella tabella, si calcolino il ritardo caratteristico τ della tecnologia, nonché la resistenza equivalente R_{inv} e la capacità di ingresso C_{inv} di un buffer a dimensionamento minimo. Assumendo inoltre che la lunghezza delle regioni di source e drain siano $L_S=L_D=3L_{MIN}$, si calcoli il Parasitic Effort p_{inv} dell'Inverter.

2) (6 Punti). Si calcolino il Logical Effort ed il Parasitic Effort del Gate in figura.

3) (6 Punti). Si supponga ora di usare per il Gate il massimo dimensionamento intero ($S=1, 2, 3 \dots$) compatibile con una capacità di ingresso $C_{IN} < 10fF$ e di pilotare la interconnessione direttamente col Gate. Si stimi il ritardo di pilotaggio della interconnessione.

4) (6 Punti). Per questo tipo di interconnessione e di Driver l'aggiunta di Buffer fra l'uscita del Gate e la interconnessione può essere una buona tecnica per ridurre il ritardo complessivo del circuito ? Si risponda in modo breve ma motivato alla precedente domanda e si indichino eventualmente il numero ed i dimensionamenti dei Buffer.